人工智能的快速發(fā)展對芯片的算力與能效提出了越來越高的要求。模擬型RRAM陣列能以極高的效率執(zhí)行矩陣-向量乘法（MVM）運算，然而實際神經(jīng)網(wǎng)絡(luò)還包含如邏輯、緩存、激活函數(shù)（如ReLU）和重排等操作，目前無法在RRAM陣列上有效執(zhí)行。此外，RRAM陣列和緩存之間需要通過總線進行的頻繁數(shù)據(jù)傳輸，有限的帶寬也會導致顯著的延遲，限制計算的并行度。該論文提出了一種基于單片三維集成的混合存算一體架構(gòu)，實現(xiàn)了硅CMOS邏輯層、基于RRAM的存算一體層和基于碳納米管（CNT）/氧化銦鎵鋅（IGZO）的近存計算層的片上垂直堆疊，通過高密度層間通孔（ILV）提供的超高帶寬優(yōu)勢，可以高效地實現(xiàn)大規(guī)模復雜神經(jīng)網(wǎng)絡(luò)運算。此外，該論文利用后道兼容低溫工藝首次實現(xiàn)基于CNT/IGZO的后道CFET結(jié)構(gòu)，以此為基礎(chǔ)單元實現(xiàn)后道CMOS近存計算功能層，實現(xiàn)神經(jīng)網(wǎng)絡(luò)層之間的緩存和邏輯運算。該工作以 A Hybrid Computing-In-Memory Architecture by Monolithic 3D Integration of BEOL CNT/IGZO-based CFET Logic and Analog RRAM 為題發(fā)表。材料學院博士生安然和集成電路學院博士生李怡均為該論文共同[敏感詞]作者，集成電路學院唐建石副教授、吳華強教授以及材料學院李正操教授為本論文共同通訊作者。

免責聲明：本文采摘自網(wǎng)絡(luò)，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。